MVV210-II 2010.08.09 보드를 이용하여 Linux포팅하고 있는 업체입니다.

S5PV210 CPU는 외부 메모리 엑세스용으로 SROM bank0 ~5까지 지원하더군요

SROM bank0,1,3,4를 ioremap함수를 사용해서 가상주소를 얻어 온 후 외부 엑세스 테스트를 하고 있습니다.

드라이버 소스를 아래와 같이 작성하고 테스트를 해보았습니다.

  #define SROM_BANK_0    0x80000000  //128Mbyte
  #define SROM_BANK_1    0x88000000  //128Mbyte
  #define SROM_BANK_3    0x98000000  //128Mbyte
  #define SROM_BANK_4    0xA0000000  //128Mbyte

  #define SROM_BW_REG    0xE8000000   //SROM Bus width & wait control register

  SROM_vir_bank0 = ioremap(SROM_BANK_0, 0xffff);

  SROM_vir_bank1 = ioremap(SROM_BANK_1, 0xffff);

  SROM_vir_bank3 = ioremap(SROM_BANK_3, 0xffff);

  SROM_vir_bank4 = ioremap(SROM_BANK_4, 0xffff);

  *(init *)SROM_vir_bank0  =  0xabababab;    --- (1)

  *(init *)SROM_vir_bank1  =  0xabababab;    --- (2)

  *(init *)SROM_vir_bank3  =  0xabababab;    --- (3)

  *(init *)SROM_vir_bank4  =  0xabababab;    --- (4)

 DataWidth는 16bit, AddrMode는 byte base address상태로 설정했습니다.

 테스트 결과 (1)번 실행되면 보드의 CN47커넥터의 11번핀(Xm0CSn0)에서 Low신호가  발생되는데

 나머지 (2) ~ (4)번 실행에 의해서는 CN47커넥터의 CS1,3,4 에 해당되는 핀에서 어떤 신호도 발생되지 않았습니다.

 당사에서는 SROM_bank4신호(Xm0CSn4)에 FPGA를 연결하여 데이터를 주고 받도록 하드웨어가 설계되어 있습니다.

 SROM_bank4를 이용하여 어떻게 설정해야하는지 문의 드립니다.