안녕하세요. S3C2440A 의 DMA 동작에 대해서 문의드립니다.

메뉴얼에는 간단한 타이밍-챠트만 나와있는데요.
S3C2440A 와 FPGA 와 SDRAM 사이의 DMA 동작입니다.

FPGA 에서 Dreq를 low 로 해서 DMA 를 요청하고, CPU 가 Dack 를 low 로 해서
허가를 받으면, CPU 가 FPGA 에서 32비트로 데이터를 읽고, SDRAM 으로 32 비트로
쓰게하려고 합니다.

메뉴얼에는 /cs, /read, /write, /be, address 등의 제어신호 동작은 없는데...
DMA 동작시에 위의 제어 신호들이 원래 동작을 안 하는지요 ?

그리고, Dreq 가 high 로 돌아가고서, 지정된 데이터 수 많큼 read 동작을 계속하고,
다음에 write 동작을 하는 것인지요 ?

DMA 동기 Clock 을 FPGA 에서는 어떻게 받아야 하는지요.

답변 부탁드립니다.